Nevoia urgenta pentru noi proceduri mai eficiente de testare a echipamentelor hardware complexe sincrone, in special VLSI este simtita la nivel mondial. Cu cateva exceptii, metodele de testare actuale testeaza numai situatiile de eroare localizata intr-un singur loc ( de exemplu o eroare aparuta intr-un fir al circuitului caracterizata printr-o valoare fixa in acel punct indiferent de valorile primite la intrarea circuitului). In timp ce pentru circuitele nMOS integrate la scara mica si medie aceste metode se dovedesc adecvate, pentru testarea circuitelor CMOS integrate pe scara larga aceste metode nu sunt satisfacatoare, multe erori aparute in aceste tipuri de circuite ramanand nedetectate. Mai mult, in circuite secventiale mari, problema ,,controlabilitatii" si ,,observabilitatii" starii circuitului poate face ca si erorile singulare sa fie imposibil de detectat. Aceasta problema poate fi evitata prin modele de scanare cum ar fi LSSD sau ,,logica scan/set" unde intreaga memorie ( starea totala ) a unui circuit poate fi manipulata cu ajutorul unui registru de deplasare, permitand starii totale a circuitului sa fie citita sau scrisa dupa fiecare ciclu de ceas, deplasand secvential memoria in interiorul circuitului si in afara lui. Aceasta ,,rezolva" problema aparitiei defectelor singulare in sensul ca totala observabilitate si controlabilitate a starii circuitului permite aplicarea algoritmului D al lui Roth care detecteaza toate erorile singulare dintr-un circuit combinational. Cu toate acestea, exista 3 inconveniente serioase ale acestei abordari: unul ar fi imposibilitatea de a detecta erori mai generale decat cele singulare, altul ar fi acela ca necesarul de hardware folosit pentru scanare creste cam cu 20%, iar ultimul este acela ca procedura de deplasare a memoriei in interiorul si in afara circuitului in timpul testelor consuma mult timp. Alte metode de detectare a erorilor cum ar fi ,,analiza semnaturii", ,,testarea sindromului" sau ,,testarea autonoma" pot detecta unele erori mai generale, dar adesea pretul platit este acela al localizarii erorii (abilitatea de a localiza sursa unei erori, mai ales in apropierea buclelor de reactie). Metoda simpla si totodata populara de a compara rezultatele furnizate de un circuit, cu cele furnizate de un circuit similar care functioneaza corect nu reprezinta in general o metoda viabila de testare. In plus, exista o incertitudine semnificativa asupra presupusei ,,corecte" functionari a circuitului cu care se compara.
Metodele propuse vor fi detaliate in cele ce urmeaza. In mod clasic, un circuit este descris ca un automat cu stari finite. In plus, automatul este descompus intr-un numar de automate care interactioneaza intre ele, suficient de mici si compacte astfel incat sa poata fi analizate separat. Odata ce fiecare subsistem se dovedeste a functiona conform specificatiilor proprii, comportamentul sistemului ca intreg poate fi analizat prin prisma coordonarii dintre subsisteme. Tehnologia fasciculului de electroni poate fi folosita pentru a analiza fiecare subsistem in parte cu ajutorul drumului deschis de lungime minima.
2. Detectarea erorilor multiple cu ajutorul fasciculelor de electroni.
Vom propune o metoda generala de detectie a erorilor din circuitele sincrone. Poate fi pusa in practica, de exemplu folosind scanarea cu ajutorul fasciculelor de electroni, sau orice alta tehnologie care poate observa toate starile interne ale circuitului.
Metoda noastra necesita ca subsistemele ce formeaza integul sistem sa fie logic izolate cu ajutorul unor switch-uri programabile prin fascicolul de electroni. Aceste switch-uri sunt introduse in circuit astfel incat cele 2 subsisteme rezultate sa suporte testare individuala. Switch-urile furnizeaza izolarea subsitemelor si mai mult, servesc ca intrari in timpul testelor. Plasamentul switch-urilor este configurat astfel incat sa mentina integritatea timpilor circuitului. Subsistemele astfel izolate sunt testate folosind fasciculii de electroni, acestia realizand atat comutarea intre intrarile circuitului cat si identificarea starii circuitului(tinand subsistemul deconectat din punct de vedere logic de restul circuitului). Progresul secvential al starilor circuitului este comparat cu progresul starilor intr-un prototip al circuitului, al carui functionare a fost dovedita folosind metode formale, automate; aceste metode automate au fost implementate intr-un software numit COSPAN. Procedura de testare in acest caz consta in scrierea secventiala a unor cuvinte la intrarea subsistemului izolat, cuvinte provenite dintr-o lista fixa predefinita. Ulterior se citesc starile asociate intrarilor in ordine si se compara aceste stari cu starile furnizate de prototipul la intrarea caruia s-au introdus aceleasi cuvinte. Subsistemul nu are erori daca si numai daca cele 2 secvente de stari sunt identice. Fiecare scriere si citirea asociata se efectueaza intr-un ciclu de ceas.
Pentru a descărca acest document,
trebuie să te autentifici in contul tău.
